Molaters

[[CA-NotesView]]

试评估路预测Cache 优化方法的效果。假设 32KB 的2 路组相联单体LI 数据Cache是CPU 中影响主频的关键部件，其失效率为0.56%。现使用一个 16KB 直接映像具有 85%预测成功率的 Cache 来替换它以改进性能，其失效率为 1.59%，路预测 Cache预测失败时需要花费额外的 1 个时钟周期才能命中，比较原 Cache，采用路预测 Cache可使CPU主频提高1倍。失效开销不变，为20个原系统周期。
(1)原Cache和路预测 Cache的平均访存时间比值是多少?
(2)由于访存取指通常具有更好的局部性，所以路预测经常用于指令Cache 中。假设要将路预测机制用于数据 Cahe，其预测命中率为 85%，且访存的后续指令(其他数据访存、相关操作等) 按照假设预测结果正确的方式流出，若实际预测失败，则需要流水线清空和陷入等操作，需要15个周期。试评估数据 Cache 采用此种机制是否合适?

假设对指令 Cache 的访问占全部访问的 75%，而对数据 Cache 的访问占全部访问的25%。Cache的命中时间为1个时钟周期,失效开销为 50个时钟周期,在混合 Cache中一次 Load或Store操作访问Cache 的命中时间都要增加一个时钟周期，32KB的指令Cache的失效率为0.39%，32KB的数据Cache的失效率为4.82%，64KB的混合Cache的失效率为 1.35%。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache 和数据 Cache 容量均为 32KB 的分离 Cache 和容量为64KB的混合 Cache 相比，哪种 Cache 的失效率更低?两种情况下平均访存时间各是多少?