CA-存储层次-1

Molaters Lv5

[[CA-NotesView]]
#存储器的层次结构
#Cache基本知识

局部性

存储器芯片技术

  1. DIMM (dual inline memory modules )

多个DRAM芯片经常被组装在称为条的小型板上构成“双列直插式存储模块”

一个DIMM通常包含4~16片DRAM芯片,这些芯片常被组织成8字节宽的主存 (带ECC校验

3.DRAM芯片优化技术

芯片内部优化技术是提高主存系统性能的一个重要方面

SDRAM: Synchronous DRAM,DRAM接口增加一个时钟信号可使DRAM能针对一个请求连续同步地传输多个数据而不需同步开销

DDR (double data rate) :在DRAM时钟的上沿和下沿都进行数据传输,可把数据传输率提高一倍。

CDRAM ( Cache DRAM) :带Cache的 DRAMDRAM芯片里集成一个小的SRAM,暂存最后读出行数据。

虚存和Cache关系的例子

进程保护和虚存实例

进程:程序呼吸所需要的空气和生存的空间

进程保护

  1. 界地址寄存器

    基地址 上界地址
    检测条件:(基地址+地址)<= 上界地址

  2. 虚拟存储器

    给每个页面增加访问权限标识

  3. 环形保护

  4. 加锁和隔离


本章小结

多级存储结构

性能参数

两级存储层次

Cache基本知识

性能分析

降低Cache失效率

提高相联度

调节块大小

硬件预取

编译预取

编译优化

减少失效开销

写缓冲和写合并

容量小/结构简单Cache

请求字优先

多级Cache

非阻塞Cache

T4,T6

  • 标题: CA-存储层次-1
  • 作者: Molaters
  • 创建于 : 2023-11-24 11:30:49
  • 更新于 : 2023-11-06 11:14:28
  • 链接: https://molaters.github.io/2023/11/24/计算机体系结构/CA-存储层次-1/
  • 版权声明: 本文章采用 CC BY-NC-SA 4.0 进行许可。
 评论