CA-基本的MIPS流水线（读书）

Molaters Lv5
  2023-11-24 11:30:49 2023-11-24 11:30:49 创建   2023-10-12 17:04:15 2023-10-12 17:04:15 更新      
[[计算机体系结构]]

在MIPS多周期实现的基础上，将每个周期看作是流水线的时钟周期。

image.png

要保证在指令重叠的时候没有任何流水线资源的冲突问题，如下图：

image.png

流水线处理器的带宽必须是非流水实现的5倍

寄存器的读写都是同时发生的时候怎么办？

🤔必须要在操作段就完成PC的取指令执行，也就是IF段要在一个时钟周期时间内确定下一个PC的地址。

如何重新组织数据通路，在下一个IF段到达之前更改下一个PC的值，也就是如何处理分支指令的问题。

每个周期都要用到所有的流水段，所以每个流水段的操作必须在一个时钟周期内完成。

改进前的数据通路

image.png

改进后的数据通路

image.png

更改的部分：

  • 讲PC的选择部分更改到IF段来进行
  • 标题: CA-基本的MIPS流水线（读书）
  • 作者: Molaters
  • 创建于 : 2023-11-24 11:30:49
  • 更新于 : 2023-10-12 17:04:15
  • 链接: https://molaters.github.io/2023/11/24/计算机体系结构/CA-基本的MIPS流水线（读书）/
  • 版权声明: 本文章采用 CC BY-NC-SA 4.0 进行许可。
 评论
此页目录
CA-基本的MIPS流水线（读书）
  1. 改进前的数据通路
  2. 改进后的数据通路